Последнее изменение файла: 2020.02.17
Скопировано с www.bog.pp.ru: 2021.09.18
Bog BOS: hardware: PCI Express
Стандарт PCI Express (3GIO) на локальное соединение (local interconnect)
между микросхемами, платами и системами (PCI Express Advanced Switching, 2004).
Разработан Arapahoe Working Group (произносится как "I-n-t-e-l") и утверждён PCISIG в 2003 году.
Последовательный интерфейс "точка-точка", 2.5 Gbps в версии 1.0, 5 Gbps в версии 2.0, 8 Gbps в версии 3.0
(необходимо учесть кодирование 8b/10b в версиях 1 и 2 и 64b/66b в версии 3, накладные расходы на протокол и пакетирование).
Возможно агрегирование каналов (lane) - 1x, 2x, 4x, 8x, 16x.
Разработчики PCI Express осуществили переход от шинной архитектуры PCI к соединениям типа "точка-точка" и
от параллельного физического интерфейса к последовательному (2 дифференциальные пары, LVDS), однако оставили "деревянную" структуру,
единое адресное пространство (иерархия окон адресов устройств, получатель пакета определяется адресом памяти)
и низкоуровневый интерфейс с ПО.
Размер пакета - от 4 до 4096 байт.
Предусмотрено управление потоком, QoS, горячая замена, очереди, отчёт об ошибках, управление ошибками, управление питанием.
Стандартизованы разъёмы и размер плат.
Задержки: (чтение из чужой памяти SDRAM 333 MHz - от 240 нс.
PCI Express AS предназначен для обмена данными между системами: утрачена совместимость с PCI,
добавлена возможность "общения с равными", поддержка инкапсуливанных протоколов, передача сообщений,
множество адресных пространств, виртуальные каналы, групповые рассылки.
PCI Express System Architecture - R. Budruk, D. Anderson, T. Shanley (2003)
PCI Express Base Specification Revision 4.0, Version 1.0
PCI Express Base Specification Revision 3.1a
PCI Express Base Specification Revision 3.0
PCI Express Card Electromechanical Specification Revision 3.0 (стандартная высота - 111.28 мм, низкий профиль (LP) - 68.90 мм;
полная длина - 312 мм, половинная длина - 167.65 мм, три четверти - 254 мм)